1c D램·4나노 베이스 다이 적용…전력 효율 40% 개선, 2026년 HBM 매출 3배 전망

삼성전자 HBM4 제품. 사진=삼성전자
 

삼성전자가 세계 최초로 업계 최고 성능의 HBM4(고대역폭 메모리)를 양산 출하하며 차세대 AI 메모리 시장 선점에 나섰다고 12일 밝혔다.

삼성전자는 HBM4 개발 초기부터 국제반도체표준협의기구(JEDEC) 기준을 상회하는 성능 목표를 설정하고, 10나노급 6세대 ‘1c D램’과 파운드리 4나노 공정을 적용한 베이스 다이를 도입했다. 이를 통해 재설계 없이 양산 초기부터 안정적인 수율과 업계 최고 수준의 성능을 확보했다.

HBM4는 JEDEC 표준(8Gbps) 대비 약 46% 높은 11.7Gbps의 동작 속도를 안정적으로 구현했으며, 최대 13Gbps까지 확장이 가능하다. 이는 전작 HBM3E(최대 9.6Gbps) 대비 약 1.22배 향상된 수치다. 단일 스택 기준 최대 3.3TB/s의 메모리 대역폭을 제공해 고객 요구 수준(3.0TB/s)을 넘어섰다.

용량 측면에서는 12단 적층 기술을 통해 24GB 및 36GB 구성을 제공하며, 16단 적층 적용 시 최대 48GB까지 확장할 계획이다.

전력 효율과 발열 성능도 대폭 개선했다. I/O 핀 수가 1024개에서 2048개로 증가함에 따라 코어 다이에 저전력 설계를 적용했고, TSV 저전압 설계(1.1V→0.75V)와 전력 분배 네트워크(PDN) 최적화를 통해 전 세대 대비 에너지 효율을 약 40% 향상했다. 열저항 특성은 약 10%, 방열 특성은 약 30% 개선됐다.

황상준 삼성전자 메모리개발담당 부사장은 “기존 검증 공정 적용 관행을 깨고 1c D램과 4나노 공정을 도입했다”며 “공정 경쟁력과 설계 개선을 통해 고객의 성능 상향 요구에 적기 대응할 수 있었다”고 말했다.

삼성전자는 로직·메모리·파운드리·패키징을 아우르는 IDM(종합 반도체 기업) 역량을 기반으로 ‘원스톱 솔루션’을 제공하고 있다. 설계와 공정을 동시 최적화하는 DTCO 협업을 통해 품질과 수율을 동시에 확보한다는 전략이다. 또한 선단 패키징 역량과 생산 리드타임 단축 경쟁력을 바탕으로 공급 안정성도 강화했다.

회사는 글로벌 GPU 및 차세대 ASIC 기반 하이퍼스케일러 고객사들과의 협력을 확대하고 있으며, 2026년 HBM 매출이 2025년 대비 3배 이상 성장할 것으로 전망하고 있다. 평택사업장 2단지 5라인을 중심으로 생산 능력도 선제 확대 중이다.

차세대 라인업도 예고했다. 2026년 하반기에는 HBM4E 샘플을 출하하고, 2027년부터는 고객 맞춤형 ‘Custom HBM’을 순차적으로 공급할 계획이다. 1c 공정 기반의 품질 및 공급 안정성은 향후 고부가 제품 확대의 핵심 경쟁력이 될 전망이다.

<문화경제 김한준 기자>